出版时间:2008-9 出版社:北京航空航天大学出版社 作者:巴斯克 页数:327
Tag标签:无
前言
本书简明扼要地阐述了Verilog硬件描述语言的基础知识。Verilog硬件描述语言通常简称为Verilog HDL,可以用于在多个层次上(从开关级到算法级)为数字设计建模。该语言提供了一套功能强大的原语(primitive),其中包括逻辑门和用户定义的原语(即基元),还提供了范围宽广的语言结构,不但可以为硬件的并发行为建模,也可以为硬件的时序特性和电路构造建模。通过编程语言接口(PLI)还可以扩展该语言的功能。Verilog HDL语言使用简便,但功能强大,可以在多个抽象层次上为数字设计建模。
内容概要
本书简要介绍了Verilog硬件描述语言的基础知识,包括语言的基本内容和基本结构,以及利用该语言在各种层次上对数字系统的建模方法。书中列举了大量实例,帮助读者掌握语言本身和建模方法,对实际数字系统设计也很有帮助。第3版中添加了与Verilog2001有关的新内容。本书是VerilogHDL的初级读本,可作为计算机、电子、电气及自控等专业相关课程的教材,也可用作相关科研人员的参考书。
作者简介
J.Bhasker博士是朗讯科技公司贝尔实验室设计自动化组的一位杰出成员,是贝尔实验室VHDL课程的开发者,是硬件描述语言及其综合领域公认的权威,已经出版了3本关于VHDL语言的书。
书籍目录
第1章 简介 1.1 什么是Verilog HDL? 1.2 历史 1.3 主要能力 1.4 练习题第2章 入门指南 2.1 模块 2.2 延迟 2.3 数据流风格的描述 2.4 行为风格的描述 2.5 结构风格的描述 2.6 混合设计风格的描述 2.7 设计的仿真 2.8 练习题第3章 Verilog语言要素 3.1 标识符 3.2 注释 3.3 格式 3.4 系统任务和系统函数 3.5 编译器指令 3.6 值集合 3.7 数据类型 3.8 参数 3.9 练习题第4章 表达式 4.1 操作数 4.2 操作符 4.3 表达式的类型 4.4 练习题第5章 门级建模 5.1 内建基元(原语)门 5.2 多输入门 5.3 多输出门 5.4 三态门 5.5 上拉门和下拉门(电阻) 5.6 MOS开关 5.7 双向开关 5.8 门延迟 5.9 实例数组 5.10 隐含的线网 5.11 一个简单的示例 5.12 2-4编码器举例 5.13 主/从触发器举例 5.14 奇偶校验电路 5.15 练习题第6章 用户定义的原语(基元UDP)第7章 数据流建模第8章 行为级建模第9章 结构建模第10章 其他论题第11章 验证第12章 建模示例附录A 语法参考资料参考文献索引
章节摘录
Verilog HDL是一种用于数字系统建模的硬件描述语言,模型的抽象层次可以从算法级、门级一直到开关级。建模的对象可以简单到只有一个门,也可以复杂到一个完整的数字电子系统。用Verilog语言可以分层次地描述数字系统,并可在这个描述中建立清晰的时序模型。Verinlog硬件描述语言能够描述:1)设计的行为特性;2)设计的数据流特性;3)设计的结构组成;4)包含响应监控和设计验证在内的延迟和波形产生机制(即测试激励的生成和观察机制)。所有这些都可以使用同一种建模语言来完成。此外,Veri订log硬件描述语言提供了编程语言接口(简称为PLI)。通过PLI,设计者可以在仿真验证期间(包括仿真运行的控制期间)与设计内部的运行信息进行交互。Verilog硬件描述语言不仅定义了语法,而且对每个语言结构都定义了十分清晰的仿真田语义。因此,用这种语言编写的模型能够使用Verilog仿真器进行验证。Verilog语言从C语言中继承了多种操作符和结构。Verilog硬件描述语言提供了范围宽广的建模功能,其中部分建模功能在刚开始学习时很难理解,但是Verilog HDI。语言的核心子集还是相当容易学习和使用的。该子集(在一般情况下)足以对付大多数应用系统的建模需要。然而,完整的Verilog硬件描述语言具有足够强大的功能,可以完全满足从最复杂的芯片到完整电子系统的描述。
编辑推荐
《Verilog HDL入门(第3版)》是VerilogHDL的初级读本,可作为计算机、电子、电气及自控等专业相关课程的教材,也可用作相关科研人员的参考书。
图书封面
图书标签Tags
无
评论、评分、阅读与下载