数字电路EDA设计

出版时间：2004-2  出版社：西安电子科技大学出版社  作者：顾斌  页数：273  
Tag标签：无  

内容概要

本书主要内容有Altera可编程逻辑器件、MAX+plusⅡ开发工具、VHDL硬件描述语言和丰富的数字电路及数字电子系统EDA设计实例。    本书分为上、下两篇。上篇为理论篇，阐述了Altera主要系列的CPLD和FPGA芯片的结构及特点，以及相应的开发软件MAX+plusⅡ的使用，详尽介绍了VHDL的基本语言和实用技术；下篇为实践篇，列举了大量设计实例，这些实例程序全部通过了仿真，并均在JLE型EDA实验与开发系统上通过了硬件测试，实例对大部分实验现象和结果进行了详细分析。    本书实用性强，适合作为高职高专类院校的专业教材，也可供有关专业人员参考。

书籍目录

上篇 理论篇  第1章 EDA技术概述    1.1 现代电子系统的设计方法      1.1.1 概述        1.1.2 ASIC技术    1.2 EDA技术      1.2.1 概述      1.2.2 EDA技术的基本特征    1.3 可编程专用集成电路ASIC      1.3.1 概述      1.3.2 主要特点      1.3.3 可编程ASIC技术展望    习题  第2章 可编程逻辑器件    2.1 可编程逻辑器件的分类      2.1.1 可编程逻辑器件按集成度分类      2.1.2 可编程逻辑器件的其他分类方法    2.2 可编程逻辑器件的基本结构      2.2.1 PLD电路的表示方法及有关符号      2.2.2 与-或阵列      2.2.3 宏单元    2.3 可编程逻辑器件的基本资源      2.3.1 功能单元      2.3.2 输入/输出引脚      2.3.3 布线资源      2.3.4 片内RAM    2.4 可编程逻辑器件的编程元件    2.5 Altera公司的可编程逻辑器件      2.5.1 Altera公司的产品简介      2.5.2 MAX 7000系列的结构特点      2.5.3 FLEX 10K系列的结构特点      2.5.4 ACEX系列器件      2.5.5 APEX系列器件简介    习题  第3章 可编程逻辑器件的设计与开发    3.1 可编程逻辑器件的设计过程    3.2 可编程逻辑器件的开发环境      3.2.1 ISP Synario系统      3.2.2 Foundation系统      3.2.3 MAX+plusⅡ系统    3.3 硬件描述语言      3.3.1 ABEL-HDL      3.3.2 Verilog-HDL      3.3.3 VHDL      3.3.4 VHDL和Verilog-HDL的比较    3.4 MAX+plusⅡ软件介绍      3.4.1 原理图编辑器(Graphic Editor)      3.4.2 符号编辑器(Symbol Editor)      3.4.3 文字编辑器(Text Editor)      3.4.4 波形编辑器(Waveform Editor)      3.4.5 编译(Compiler)      3.4.6 信息(Messages)      3.4.7 仿真(Simulator)      3.4.8 烧写(Programmer)      3.4.9 时间分析(Timing Analyzer)      3.4.10 引脚平面编辑器(Floorplan Editor)      3.4.11 体系显示窗口(Hierarchy Display)    3.5 如何使用MAX+plusⅡ      3.5.1 原理图编辑      3.5.2 文字编辑--VHDL设计      习题  第4章 VHDL语言    4.1 VHDL概述      4.1.1 VHDL的特点      4.1.2 VHDL程序的一般结构    4.2 VHDL语言的程序结构      4.2.1 实体 (Entity)      4.2.2 结构体(Architecture)      4.2.3 程序包、库及配置      4.2.4 VHDL的常用语句  4.3 VHDL语言的数据类型及运算操作符    4.3.1 VHDL语言的客体及其分类    4.3.2 VHDL语言的数据类型    4.3.3 VHDL语言的运算操作符    习题下篇 实践篇  第5章 组合逻辑电路设计    5.1 基本门电路的设计    5.2 数据选择器的设计    5.3 1对2数据分配器的设计    5.4 4位BCD译码器的设计    5.5 三态门的设计    5.6 半加器的设计    5.7 全加器的设计    5.8 6位加法器的设计    5.9 4位加减法器的设计    5.10 3位乘法器的设计    习题  第6章 时序逻辑电路设计    6.1 基本D触发器的设计    6.2 JK触发器    6.3 带异步复位/置位端的使能T触发器    6.4 基本计数器的设计    6.5 同步清零的计数器    6.6 同步清零的可逆计数器    6.7 同步预置数的计数器    6.8 带进制的计数器    6.9 基本移位寄存器的设计      6.9.1 基本数据寄存器      6.9.2 串入/串出移位寄存器    6.10 同步预置数串行输出移位寄存器    6.11 循环移位寄存器    6.12 6位双向移位寄存器    6.13 有限状态机的设计      6.13.1 莫尔型状态机      6.13.2 米里型状态机      习题  第7章 数字系统设计实例    ……附录 JLE型EDA实验与开发系统使用介绍参考文献