

<<嵌入式系统可靠性设计技术及案例>>

图书基本信息

书名：<<嵌入式系统可靠性设计技术及案例解析>>

13位ISBN编号：9787512408227

10位ISBN编号：7512408226

出版时间：2012-7

出版时间：北京航空航天大学出版社

作者：武晔卿

页数：247

字数：371000

版权说明：本站所提供下载的PDF图书仅提供预览和简介，请支持正版图书。

更多资源请访问：<http://www.tushu007.com>

<<嵌入式系统可靠性设计技术及案例>>

内容概要

《博客藏经阁丛书：嵌入式系统可靠性设计技术及案例解析》介绍了嵌入式系统设计中，哪些地方最可能带来可靠性隐患，以及从设计上如何进行预防。

内容包括：启动过程和稳态工作中的应力状态差别等可靠性基础知识及方法；降额参数和降额因子的选择方法；风扇和散热片的定量化计算选型和测试方法、结构和电路的热设计规范；PCB板布线布局、系统结构的电磁兼容措施；电子产品制造过程中的失效因素（包括EOS、ESD、MSD等）及预防、检验方法；可维修性设计规范、可用性设计规范、安全性设计规范、接口软件可靠性设计规范等方面的技术内容。

同时，针对相关内容进行实际的案例分析，以使读者更好地掌握这些知识。

《博客藏经阁丛书：嵌入式系统可靠性设计技术及案例解析》适用于交通控制、电力电子、消费电子、医疗电子、控制电子、军工产品等以电子、机电一体化为主体内容的相关技术领域，既可作为工程技术人员的技术参考书，也可作为相关专业的高年级本科生、研究生、教师的设计参考书。

作者简介

武晔卿，工学硕士，瑞迪航科（北京）技术有限公司技术总监，专注于电子系统可靠性设计和测试技术。

书籍目录

第0章 可靠性设计方法论

0.1 可靠性设计的目的

0.2 可靠性设计的内容

0.2.1 系统设计

0.2.2 容差设计

0.2.3 可靠性目标

0.2.4 实现手段

第1章 可靠性技术的基础内容

1.1 嵌入式系统失效率影响要素

1.1.1 器件选型

1.1.2 降额

1.1.3 环境条件

1.1.4 机械结构因子

1.1.5 元器件的个数

1.2 嵌入式系统失效率曲线

1.3 嵌入式系统可靠性模型

1.4 可靠性与RAMS

1.5 工作环境条件的确定

1.6 容差分析与精度分配方法

1.7 过渡过程

1.8 系统方案设计

1.8.1 系统设计的内容

1.8.2 系统设计分析方法 (DFMEA)

1.9 阻抗连续性

第2章 降额设计规范

2.1 降额总则

2.1.1 定义

2.1.2 降额等级

2.2 电阻降额

2.2.1 定值电阻降额

2.2.2 电位器降额

2.2.3 热敏电阻降额

2.3 电容降额

2.3.1 固定电容器降额

2.3.2 电解电容器降额

2.3.3 可调电容器降额

2.4 集成电路降额

2.4.1 模拟集成电路降额

2.4.2 数字电路降额

2.4.3 混合集成电路降额

2.4.4 大规模集成电路

2.4.5 集成电路通用降额准则

2.5 分立半导体元件降额

2.5.1 晶体管

2.5.2 微波晶体管

<<嵌入式系统可靠性设计技术及案例>>

- 2.5.3 二极管
- 2.5.4 可控硅
- 2.5.5 半导体光电器件
- 2.6 电感降额
- 2.7 继电器降额
- 2.8 开关降额
- 2.9 光纤器件降额
- 2.10 连接器降额
- 2.11 导线与电缆降额
- 2.12 保险丝降额
- 2.13 晶体降额
- 2.14 电机降额
- 2.15 补充规范
- 2.16 器件选型与降额实例
- 第3章 嵌入式硬件系统热设计规范
 - 3.1 热设计基础
 - 3.1.1 热流密度
-
- 第4章 电子工艺设计规范
- 第5章 电路系统安全设计规范
- 第6章 接口软件可靠性设计规范
- 第7章 嵌入式系统EMC设计规范
- 第8章 嵌入式系统可维修性设计规范
- 第9章 嵌入式系统可用性设计规范
- 参考文献

章节摘录

版权页：插图：本章内容是关于嵌入式系统中常用器件的降额参数、降额因子（元器件工作时，其所承受的应力与元器件本身的额定应力之比，又称降额系数）、降额设计中的常见技术误区及与降额使用有关的设计规范。

什么是降额？

降额就是使元器件使用中承受的应力低于其额定值，以达到延缓其参数退化、提高使用可靠性的目的。

在电子产品设计中，通过设计避免激发器件缺陷、通过测试发现产品隐患、降额设计是提升可靠性的三个基础手段。

其中，降额设计是提升产品可靠性最有效、最简单、最低成本的手段。

降额后，即使电路设计有些许缺陷，但余量较大，器件的耐受力较强，故在突发应力时也能避免故障，而且又不用特殊的实验仪器，只是在选定某一器件后，通过工程计算，挑选余量较大的器件型号，即能解决不少问题。

降额设计已经成为、也应该成为电子工程师的一个设计习惯。

但是在日常的降额设计中，又常会出现错误，主要体现在9个方面。

降额参数选择的不对，该降的没降或降的不够。

比如功率器件的结温是降额的关键点，而不是电压。

同一个嵌入式系统中，各组成器件的降额不协调，如都是按降额因子为0.5对功率降额，对薄膜电阻属于 级降额，而对线绕电位器则属于 级降额。

如此设计，线绕电位器的降额余量不足，而薄膜电阻则降额过度。

一个系统中的不同部分，根据安全性、可靠性、重要程度要求的等级不同。

可以采用不同的降额等级。

常规民用地面设备推荐选择 级降额。

可调器件降额幅度应大于定值器件。

如薄膜定值电阻的功率指标，在 级降额时，降额因子为0.7；而相同工艺类型的薄膜电位器，在对功率 级降额时，降额因子为0.6。

金属导线单根使用与多匝使用时，降额因子不同，多匝应用时的降额幅度大于单匝应用场合，即多匝使用时的降额因子值小。

对开关器件，在带不同类型负载的情况下，降额幅度有所不同。

如继电器的触点电流，在带感性负载时，取 级降额，额定电流指标的降额因子为0.9；带电阻负载时，额定电流指标的降额因子为0.5；带电机负载时， 级降额，电机额定电流指标的降额因子为0.9，电阻额定电流指标的降额因子为0.35。

同类特性但不同生产工艺的器件，对同一指标的降额因子也不同。

如钽电解电容和铝电解电容， 级降额时，直流耐压指标的降额因子分别是0.75（铝电解电容）和0.7（钽电解电容，实际应用中，考虑钽电解电容耐大流冲击能力较差，降额会选择在0.5以下）；膜式电阻与线绕电阻 级降额时，功率指标的降额因子分别是0.7（膜式电阻）和0.6（精密型线绕电阻）。

对大规模IC和高集成度器件，主要降额参数为结温。

器件负载特性曲线与降额的关系不容忽视，详见本章内相关介绍和案例。

降额等级的分类为系统设计和设计管理提供了思路，在项目设计开始，对系统整机的降额因子、各组成部分，确定出适宜的降额等级；然后根据降额标准的要求，查找出各类器件在不同降额等级时所对应的降额因子。

如果系统应用于特定行业，在设计上有特殊要求，如煤矿井下设备的防爆要求，手持设备的低功耗要求，医疗设备的低漏电流要求。

一些特殊的安规指标可以根据专标要求单独确定；对通用型应用，没有专门安规技术标准要求的，推荐参考《GJB / Z 35元器件降额准则》，尤其是关键部件、功率器件、驱动执行机构器件、易坏部件，其降额因子一定要给出明确的等级要求和参考值，不可仅依据经验来选择。

<<嵌入式系统可靠性设计技术及案例>>

编辑推荐

《嵌入式系统可靠性设计技术及案例解析》适用于交通控制、电力电子、消费电子、医疗电子、控制电子、军工产品等以电子、机电一体化为主体内容的相关技术领域，既可作为工程技术人员的技术参考书，也可作为相关专业的高年级本科生、研究生、教师的设计参考书。

版权说明

本站所提供下载的PDF图书仅提供预览和简介，请支持正版图书。

更多资源请访问:<http://www.tushu007.com>