Xilinx FPGA设计权威指南

出版时间：2012-5  出版社：何宾 清华大学出版社 (2012-05出版)  作者：何宾  页数：512  

内容概要

　　《EDA工程技术丛书：Xilinx FPGA设计权威指南》系统、全面地介绍了基于Xilinx可编程逻辑器件设计的方法、理论和应用。全书共分14章，内容包括Xilinx可编程逻辑器件设计流程导论、Xilinx可编程逻辑器件结构及分类、HDL高级设计技术、基于HDL的设计技术、基于原理图的设计输入、设计综合和行为仿真、设计实现和时序仿真、设计下载、Chip Scope Pro调试工具、可重配置技术基础、处理器系统可重配置实现、基于ISE的数／模混合系统设计、基于双摄像头的HDMI视频系统的实现和基于System Generator的数字系统建模。　　《EDA工程技术丛书：Xilinx FPGA设计权威指南》参考了Xilinx大量的最新设计资料，内容新颖，理论与应用并重，介绍了Xilinx可编程逻辑器件的许多新的设计方法和设计技术，并将这些设计方法和设计技术有机贯穿于完整的设计流程中。　　《EDA工程技术丛书：Xilinx FPGA设计权威指南》可作为从事Xilinx可编程逻辑器件设计工程技术人员的参考用书，也可作为电子信息类专业高年级本科生和研究生的教学和科研用书，同时也可以作为Xilinx公司的培训教材及工程技术人员的参考用书。

作者简介

何宾，长期从事数字系统EDA方面教学与科研工作。在全国进行大学生电子设计竞赛FPGA专题方面的培训工作，在EDA教学与科研应用方面积累了丰富的经验。已出版相关图书《EDA原理及verilog实现》、《EDA原理及VHDL实现》、《FPGA数字信号处理实现原理及方法》、《基于AXI4的可编程SOC系统设计》等多本EDA相关图书。

书籍目录

第1章 Xilinx FPGA设计流程 1.1 设计流程 1.2 设计输入和综合 1.2.1 层次化设计 1.2.2 原理图输入 1.2.3 HDL输入和综合 1.3 设计实现 1.3.1 FPGA设计实现 1.3.2 CPLD设计实现 1.4 设计验证 1.4.1 仿真 1.4.2 静态时序分析 1.4.3 电路验证 1.5 IP核复用技术 1.5.1 IP核分类 1.5.2 IP核优化 1.5.3 IP核生成 第2章 Xilinx FPGA结构及分类 2.1 CPLD原理及结构 2.1.1 功能块 2.1.2 宏单元 2.1.3 快速连接矩阵 2.1.4 输入输出块 2.2 FPGA原理及结构 2.2.1 查找表结构及功能 2.2.2 可配置逻辑块 2.2.3 时钟资源和时钟管理单元 2.2.4 块存储器资源 2.2.5 互联资源 2.2.6 专用的DSP模块 2.2.7 输入输出块 2.2.8 吉比特收发器 2.2.9 PCI—E模块 2.2.10 XADC模块 2.3 Xilinx可编程逻辑器件分类 2.3.1 Xilinx CPLD芯片介绍 2.3.2 Xilinx FPGA芯片介绍 2.3.3 Xilinx最新一代7系列 2.4 Xilinx配置存储器 2.4.1 平台Flash在系统可编程PROM 2.4.2 平台Flash高密度存储和配置器件 第3章 HDL高级设计技术 3.1 HDL语言 3.1.1 HDL语言设计FPGA的优势 3.1.2 使用HDL语言设计FPGA 3.2 混合语言设计支持 3.3 层次化设计 3.3.1 层次化设计的优缺点 3.3.2 在分层设计中使用综合工具 3.4 选择数据类型（只限于VHDL） 3.4.1 使用std_logic（IEEE 1164） 3.4.2 声明端口 3.4.3 端口声明中的数组 3.5 使用'timescale指令（只限于Verilog） 3.6 if和case描述比较 3.6.1 if设计描述 3.6.2 case设计描述 3.6.3 避免出现锁存器 3.7 逻辑结构设计 3.7.1 逻辑结构的分类及实现 3.7.2 数字信号处理中的逻辑结构 3.8 逻辑复制和复用技术 3.8.1 逻辑复制技术 3.8.2 逻辑复用（共享）技术 3.9 并行和流水技术 3.9.1 并行设计技术 3.9.2 流水设计技术 3.10 同步和异步单元处理技术 3.10.1 同步单元处理技术 3.10.2 异步单元处理技术 3.11 控制信号 3.11.1 置位、复位和综合优化 3.11.2 使用时钟使能引脚代替门控时钟 3.11.3 转换门控时钟到时钟使能 3.12 寄存器／锁存器和RAM的初始状态 3.12.1 寄存器和锁存器的初始化状态 3.12.2 RAM的初始化状态 3.13 有限自动状态机设计 3.13.1 有限状态机分类 3.13.2 有限状态机设计 3.14 存储器的实现 3.14.1 推断RAM 3.14.2 例化RAM 3.15 移位寄存器的实现 3.15.1 基于SRL的移位寄存器的实现 3.15.2 基于BRAM的移位寄存器的实现 3.16 多路复用器的实现 3.17 I／O寄存器的实现 3.18 算术运算的实现 3.18.1 HDL对符号／无符号运算的描述 3.18.2 FPGA内算术运算实现的方法 3.19 扩展的DSP推断 3.20 计数器和累加器的实现 3.21 属性／约束及传递 3.21.1 属性及传递 3.21.2 约束及传递 3.22 例化元件和FPGA原语 3.22.1 例化FPGA原语 3.22.2 例化核生成器模块 第4章 基于HDL设计输入 4.1 Xilinx ISE Design Suite介绍 4.2 ISE开发平台主界面及功能 4.3 设计内容和设计原理 4.4 创建工程 4.5 添加设计文件 4.5.1 添加计数器模块 4.5.2 添加分频器模块 4.5.3 添加顶层设计模块 第5章 基于原理图的设计输入 5.1 设计内容和设计原理 5.2 创建工程 5.3 添加已存在的设计文件 5.4 生成所添加文件的RTL符号 5.5 创建原理图文件 第6章 设计综合和行为仿真 6.1 设计综合 6.1.1 行为综合描述 6.1.2 基于XST的综合 6.1.3 综合属性参数功能 6.1.4 综合属性参数设置 6.1.5 设计综合和综合结果分析 6.1.6 原理图符号的查看 6.2 行为仿真的实现 6.2.1 测试向量 6.2.2 基于ISim的行为仿真实现 第7章 设计实现和时序仿真 7.1 实现过程 7.2 设计约束原理 7.2.1 时序约束原理 7.2.2 引脚和面积约束原理 …… 第8章 设计下载 第9章 ChipScope Pro调试工具 第10章 可重配置技术 第11章 处理器系统可重配置实现 第12章 基于ISE的数字／模拟混合系统设计 第13章 基于双摄像头的HDMI视频系统的实现 第14章 基于System Generator的数字系统建模 附录 Nexys3的原理图

章节摘录

版权页：   插图：   7.5.2 映射属性 以下属性在FPGA的映射过程和设计实现过程中被使用。 1.时序驱动的填充和布局（Perform Timing-Driven Packing and placement,高级选项，只支持Virtex-4、Spartan-3、Spartan-3A和Spartan-3E） 在映射过程的填充的过程中，是否对时序关键路径指定优先级。用户产生的时间约束被用来驱动填充和布局操作。通常在UCF文件中描述时序约束。在翻译（转换）时，注解到设计中。这个过程结束后，结果是已经完成的布局设计，然后准备布线。 如果在没有用户时间约束的情况下，选择时序驱动填充和布局，工具则为内部所有模块自动产生和动态调整时序约束，此功能称为性能评估模式。这种模式允许设计中所有时钟的时钟性能一次通过评估。这种模式所达到的性能不一定是每个时钟可以达到的最好的性能。相反，它是在权衡所有时钟的性能后给出的最优设计，默认情况是False。 2.执行时序驱动填充（Perform Timing-Driven Packing，高级选项，只支持Virtex和Spartan-Ⅱ） 在映射过程进行填充时，是否对时序的关键路径指定优先级，用户生成的时间约束被用来驱动填充操作，时序约束通常在UCF文件中被描述，在翻译时被附加到设计中，默认情况是False，时序驱动不会被执行。 3.映射努力等级（Map Effort Level,高级选项，只支持Virtex-4、Spartan-3、Spartan-3A和Spartan-3E） 只有当执行时序驱动填充和布局选项被设置为True时，此选项才可用。 指定在映射过程中的努力级别，努力级别通过选择CPU密集算法来控制填充和布局的时间。从下拉菜单中选择优化等级。 （1）Standard：提供最快的运行时间和最低映射努力级别。适合不是很复杂的设计（默认设置）。 （2）High：提供最长的运行时间和最高的映射努力级别。适合比较复杂的设计。 4.额外努力（Extra Effort,高级选项，只支持Virtex-4、Spartan-3、Spartan-3A和Spartan-3E） 这个选项仅当布局优化等级设置为High时可用。指定映射是否要花费的额外运行时间，来满足困难时序约束。从下拉菜单中选择选项。

编辑推荐

《EDA工程技术丛书:Xilinx FPGA设计权威指南》的出版会对电子信息类专业的广大师生及FPGA设计人员带来帮助，以促进FPGA技术在高校和企业中的推广普及。可作为从事Xilinx可编程逻辑器件设计工程技术人员的参考用书，也可作为电子信息类专业高年级本科生和研究生的教学和科研用书，同时也可以作为Xilinx公司的培训教材及工程技术人员的参考用书。

用户评论 (总计8条)

•   书太扯淡了，作者用翻译器直接翻译的吧？？？那么贵，浪费钱买了本破书！！！
•   收到货了，很好很满意
•   这本书就是翻译一下ISE的datasheet，一点用处都没有，还不如看看它的姊妹书，那本书还有点用
•   没有累赘的语法描述 挺不错的
•   挺实用的一本书，很多东西都可以找到。
•   该书内容完整，由浅入深，是本非常好的书
•   这一套书还是挺实用的
•   对具备一定工程经验的工程师极有帮助