

<<数字逻辑基础与VHDL设计>>

图书基本信息

书名：<<数字逻辑基础与VHDL设计>>

13位ISBN编号：9787302240990

10位ISBN编号：730224099X

出版时间：2011-1

出版时间：布朗(Stephen Brown)、 弗拉内希奇(Zvonko Vranesic) 清华大学出版社 (2011-01出版)

作者：(加) 布朗 (加) 弗拉内奇 著

页数：651

版权说明：本站所提供下载的PDF图书仅提供预览和简介，请支持正版图书。

更多资源请访问：<http://www.tushu007.com>

## <<数字逻辑基础与VHDL设计>>

### 前言

读完本书，我的第一印象就是“数字逻辑基础+数字电路设计示例+150多段实用的VHDL代码+Quartus II CAD教程+VHDL语言参考手册”有机结合的智慧结晶！

回想起自己在数字逻辑行业起步时摸爬滚打的悠悠岁月，不由得感叹：要是当时能有这么全面的一本中文书籍可以参考，那该有多好。

为什么说这本书好呢？

在译者看来，至少有以下4点原因：基础知识通俗易懂。

第1~7章介绍了学习数字电路必备的基本知识，包括数字电路设计流程、逻辑电路基础、电子学基础、电路综合、算术运算电路、编码器、译码器、多路复用器，以及存储元件等。

尽管在大学的数字逻辑专业课本上，基本上都能找到相应的知识点，但是，本书是译者迄今为止见过的最通俗易懂、最全面的教材。

进阶知识非常实用。

第8~12章介绍了实际数字系统设计的方方面面，包括同步时序电路、异步时序电路、电路测试、完整的CAD电路设计流程等。

很多教材虽然涉及实际电路设计，但是原理分析不够通俗易懂。

本书以浅易易懂的方式介绍了数字电路设计的相关方法。

兼顾教学与实践。

本书不仅适合教学，还适于工程实践入门。

每章课后习题都配有参考答案；每章都配有参考文献；附录B~D（参见光盘）给出了Quartus II CAD工具的入门教程，非常适合读者自学并完成上机实验；全书共有150多段VHDL代码，附录A（参见光盘）还给出了VHDL语言参考手册。

专家级的作者。

本书的两位作者都是电气工程专业的博士；更为重要的是，两位都有丰富的实践经验；其中一位是Altera大学计划的主任，另一位则是资深教员。

他们编写出来的教材确实很实用。

## <<数字逻辑基础与VHDL设计>>

### 内容概要

《数字逻辑基础与vhdl设计（第3版）》侧重于现代数字逻辑电路设计的教学。书中不仅说明了传统的电路设计方法，便于读者理解；还深入介绍了电路设计自动化技术，便于读者实践。

基于比较简单的逻辑电路，书中首先介绍了基本概念，说明传统的手动方法与基于cad工具的现代方法。

在建立了基本概念之后，书中使用cad工具设计更加复杂的实际电路。

包含大量详细的示例，从只包含若干基本逻辑元件的电路到数字系统（如简单的处理器）。

深入介绍了现代数字电路技术，重点介绍了可编程逻辑器件（pld），包括cpld和fpga。

全书的设计方法均使用ieee标准的vhdl语言。

全书采用循序渐进的方式介绍vhdl语言，便于初学者理解。

随书附赠光盘包含altera公司的quartus ii cad软件和一系列循序渐进的教程；此外，光盘还包含了书中使用的所有vhdl示例。

## <<数字逻辑基础与VHDL设计>>

### 作者简介

作者：（加拿大）布朗（Stephen Brown）（加拿大）弗拉内希奇（Zvonko Vranesic） Stephen Brown，拥有多伦多大学电气工程专业的博士学位，目前是多伦多大学电气与计算机工程学院的教授。他还是Altera公司多伦多技术中心(该中心在CAD软件和FPGA体系结构研发方面处于世界领先水平)的架构师和Altera大学计划的主任。他已经参与撰写了60多篇科学研究论文以及两本教科书——Fundamentals of Digital Logic with Verilog Design，2nd Edition和Field-Programmable Gate Arrays。Zvonko Vranesic，获得多伦多大学电气工程专业的博士学位。他目前是多伦多大学电气与计算机工程学院的。

## &lt;&lt;数字逻辑基础与VHDL设计&gt;&gt;

## 书籍目录

第1章 电路设计概述1.1数字硬件1.2设计流程1.3数字硬件设计1.4本书涵盖的逻辑电路设计1.5理论与实践1.6进制数参考文献第2章 逻辑电路简介2.1变量和函数2.2反相2.3真值表2.4逻辑门电路和网络2.5布尔代数2.6使用与门、或门、非门实现综合2.7与非门和或非门逻辑网络2.8设计示例2.9cad工具介绍2.10vhdl简介2.11本章小结2.12例题讲解参考文献第3章 电路实现技术3.1晶体管开关3.2nmos逻辑门电路3.3cmos逻辑门电路3.4负逻辑系统3.5标准芯片3.6可编程逻辑器件3.7定制芯片、标准单元和门阵列3.8实际因素3.9传输门3.10spld、cpld、fpga的电路实现细节3.11本章小结3.12例题讲解参考文献第4章 逻辑函数优化实现4.1卡诺图4.2优化策略4.3和之积形式成本最低的实现4.4不完全确定函数4.5多输出电路4.6多级综合4.7多级电路的分析4.8立方体表示4.9使用列表法求解成本最低的覆盖4.10使用立方体法求解最低成本覆盖4.11实际设计中需要考虑的因素4.12使用vhdl代码实现电路综合的示例4.13本章小结4.14例题讲解参考文献第5章 数制和运算电路5.1数字系统的数制5.2无符号数的加法5.3有符号数5.4快速加法器5.5使用cad工具设计运算电路5.6乘法5.7其他数制5.8ascii字符编码5.9例题讲解参考文献第6章 组合逻辑电路模块6.1多路复用器6.2译码器6.3编码器6.4编码转换器6.5运算比较电路6.6使用vhdl实现组合逻辑电路6.7本章小结6.8例题讲解参考文献第7章 触发器、寄存器、计数器、和简单处理器7.1基本锁存器7.2门控sr锁存器7.3门控d锁存器7.4主从d触发器和边沿触发d触发器7.5t触发器7.6jk触发器7.7锁存器与触发器术语小结7.8寄存器7.9计数器7.10复位同步7.11其他类型的计数器7.12在cad工具中使用存储元件7.13在cad工具中使用寄存器和计数器7.14设计示例7.15触发器电路的时序分析7.16本章小结7.17例题讲解参考文献第8章 同步时序电路8.1基本设计步骤8.2状态赋值8.3mealy状态模型8.4使用cad工具设计有限状态机8.5串行加法器示例8.6状态化简8.7使用时序电路方法设计计数器8.8使用fsm构建判决器电路8.9同步时序电路分析8.10算法状态机(asm)图8.11时序电路的正式模型8.12本章小结8.13例题讲解参考文献第9章 异步时序电路9.1异步行为9.2异步电路分析9.3异步电路的综合9.4状态化简9.5状态赋值9.6冒险9.7完整的设计示例9.8本章小结9.9例题讲解参考文献第10章 数字系统设计10.1构建模块电路10.2设计示例10.3时钟同步10.4本章小结参考文献第11章 逻辑电路测试11.1故障模型11.2测试集的复杂度11.3通路敏化11.4树型结构电路11.5随机测试11.6时序电路的测试11.7内置自测技术11.8印刷电路板11.9本章小结参考文献第12章 计算机辅助设计工具12.1电路综合12.2物理设计12.3本章小结参考文献

## &lt;&lt;数字逻辑基础与VHDL设计&gt;&gt;

## 章节摘录

插图：可测性设计同步时序电路不仅包含组合逻辑电路（实现输出函数和下一个状态函数）；还包含触发器（在一个时钟周期内保持电路的状态信息）。

在图8.9 0中，已经给出了时序电路的通用模型。

组合逻辑电路的输入是主要输入，当前状态变量则是；网络的输出是主要输出，下一个状态变量则是。

使用前面几节介绍的方法，在其所有输入上应用测试，并在其输出上观察输出结果，就可以对组合逻辑电路进行测试。

其中，将测试向量应用到主要输入相当容易；在主要输出上观察输出结果也并不困难。

问题在于如何将测试向量输入应用到当前状态输入上，以及如何观察下一个状态输出上的值。

一种可行的方法是在每个当前状态变量对应的通路中，使用双向多路复用器，使得组合网络的输入可以为状态变量的值（从对应的触发器输出获得），也可以是测试向量的部分值。

不过，上述方法存在重大缺陷：通过外部引脚必须能够直接访问每个多路复用器的第二个输入；如果存在很多状态变量，那么将会需要使用很多引脚。

另一种更好的方法是提供电气连接，使得测试向量可以通过移位进入电路，每次只移入一位；这样就可以减少所需的引脚，代价是增加测试执行所需的时间。

基于上述思路，相关研究人员目前已经提出了若干种测试方法，下面说明其中的一种。

通路扫描技术常用电路测试方法称为通路扫描（scanpath），其中，使用多路复用器连接到触发器的输入端，使得触发器既可以单独应用在时序电路正常运行时候，也可以作为移位寄存器的一部分用于测试。

## <<数字逻辑基础与VHDL设计>>

### 编辑推荐

《数字逻辑基础与VHDL设计(第3版)》是国外电子信息经典教材。

版权说明

本站所提供下载的PDF图书仅提供预览和简介，请支持正版图书。

更多资源请访问:<http://www.tushu007.com>