

<<数字逻辑电路测试与设计>>

图书基本信息

书名：<<数字逻辑电路测试与设计>>

13位ISBN编号：9787111270249

10位ISBN编号：711127024X

出版时间：2009-7

出版时间：机械工业出版社

作者：李玲 编

页数：245

版权说明：本站所提供下载的PDF图书仅提供预览和简介，请支持正版图书。

更多资源请访问：<http://www.tushu007.com>

<<数字逻辑电路测试与设计>>

前言

“数字逻辑电路测试与设计”是高职高专电子信息类专业一门重要的基础课程。

本书贯彻了以职业过程为导向的职业教育思想，以工作任务为职业知识的载体，以工作任务为中心，以完成工作任务必备的工作项目引领，将相关知识点分解在各项目中，强调了工作任务和知识的联系，使学生在职业实践活动的基础上掌握知识，从而增强了课程内容与职业岗位能力要求的相关性，培养了学生的职业素质。

“数字逻辑电路测试与设计”也是高职高专电子信息类专业的主干项目课程，具有很强的实践性。

通过本课程的学习，学生能够具备本专业高等技术应用型人才所必需的逻辑代数、门电路、组合逻辑电路、触发器、时序逻辑电路、脉冲波形的产生与整形、CPLD及其应用、A/D转换与D/A转换等有关知识和常用仪器仪表使用、数字集成电路与功能电路测试、电路设计、电路制作与调试等技能。

本书内容包含5个主项目，按照初学者循序渐进地学习项目的过程编排，主要有：加法计算器的设计与测试、抢答器的设计与制作、计数器的设计与测试、数字钟的设计与制作、简易数字电压表电路的设计与制作。

并在书后附有项目报告测试格式、项目设计报告格式、数字电路常用器件引脚图、目标板原理图等内容，突出了项目式教学工程性和技术性的特征。

本书的特色有：先测试，再归纳总结；先理论知识，后由理论知识指导电路分析和设计。

理论、实践、仿真融为一体。

融入了可编程逻辑器件(CPLD)新技术。

贯穿了职业素质的教育思想。

本书电子资源中包含各章“能力扩展”内容、数字电路常用器件详细资料、MAX+plus 图形编辑器的菜单命令，以及配套的电子教案，读者可在机械工业出版社网站下载。

本书由南京信息职业学院李玲主编，徐小平、马永兵、顾凯鸣参编。

在本书的编写过程中中华永平和陈松给予了很多指导和帮助，在此对各位专家和老师表示衷心感谢!

<<数字逻辑电路测试与设计>>

内容概要

本书根据教育部关于高职高专人才培养目标的要求,以工作任务引领的方式将相关知识点融入在完成工作任务所必备的工作项目中,使学生掌握必要的基本理论知识,并使学生的实践能力、职业技能、分析问题和解决问题的能力不断提高。

本书共有5个项目:加法计算器的设计与测试,阐述了逻辑代数的基本知识及组合逻辑电路分析与设计的基本方法;抢答器的设计与制作,介绍了常用中规模集成电路的逻辑功能和使用方法;计数器的设计与测试,介绍了触发器的基本知识、简单时序电路的分析和设计方法、集成计数器的基本知识;数字钟的设计与制作,介绍了CPLD基本知识及如何用CPLD器件设计简单数字电路的基本方法;简易数字电压表的设计与制作,融入了A/D、D/A转换器件的基本知识介绍。

本书适合于高职高专电子技术、电子与信息技术、通信技术、自动控制 and 机电等专业学生使用,也可供从事电子、信息技术的有关人员参考。

<<数字逻辑电路测试与设计>>

书籍目录

序言项目1 加法计算器的设计与测试 模块1.1 逻辑门电路功能的测试 任务1.1.1 非门逻辑功能测试 任务1.1.2 与门逻辑功能仿真测试 任务1.1.3 或门逻辑功能仿真测试 任务1.1.4 与非门逻辑功能测试 任务1.1.5 或非门逻辑功能测试 任务1.1.6 与或非门逻辑功能仿真测试 任务1.1.7 异或门逻辑功能测试 任务1.1.8 同或门逻辑功能仿真测试 任务1.1.9 TTL集电极开路门有关特性测试 任务1.1.10 三态门相关特性测试 任务1.1.11 CMOS门电路、TTL门电路外部应用特性测试 模块1.2 由门电路构成的组合逻辑电路功能测试 任务 组合逻辑电路逻辑功能测试 模块1.3 加法计数器的设计 任务1.3.1 3人表决电路的设计 任务1.3.2 简单加法计数器电路的设计 知识小结 思考与练习项目2 抢答器的设计与制作 模块2.1 译码器功能的测试 任务2.1.1 显示译码器及1ED数码管功能测试 任务2.1.2 变量译码器功能测试 任务2.1.3 变量译码器功能扩展测试 模块2.2 编码器功能的测试 任务2.2.1 二进制优先编码器功能测试 任务2.2.2 二—十进制优先编码器功能测试 任务2.2.3 二进制优先编码器功能扩展测试 模块2.3 锁存器功能的测试 任务 8路锁存器电路功能测试 模块2.4 抢答器电路设计 任务 8人抢答器的设计与制作 知识小结 思考与练习项目3 计数器的设计与测试 模块3.1 触发器逻辑功能测试 任务3.1.1 基本RS触发逻辑功能测试 任务3.1.2 边沿D触发器逻辑功能测试 任务3.1.3 边沿JK触发器逻辑功能测试 模块3.2 简单计数器逻辑功能测试 任务3.2.1 计数器逻辑功能测试(一) 任务3.2.2 计数器逻辑功能测试(二) 任务3.2.3 计数器逻辑功能测试(三) 任务3.2.4 同步时序电路设计 模块3.3 集成计数器的功能测试 任务3.3.1 集成计数器741S161逻辑功能测试 任务3.3.2 集成计数器741S390逻辑功能测试 模块3.4 计数器的设计与调试 任务3.4.1 用741S160及简单门电路构成八进制计数器 任务3.4.2 数字钟中分钟指示电路设计与调试 知识小结 思考与练习项目4 数字钟的设计与制作 模块4.1 MAX+plus 软件操作训练 任务4.1.1 加法器模块的设计仿真 任务4.1.2 八进制计数器的设计 模块4.2 用VHDL语言设计功能模块 任务 二十四进制计数器的设计 模块4.3 用可编程器件设计数字钟 任务数字钟的设计 知识小结 思考与练习项目5 简易数字电压表的设计与制作 模块5.1 DAC逻辑功能测试 任务 DAC0832逻辑功能测试 模块5.2 ADC逻辑功能测试 任务5.2.1 ADC0804逻辑功能测试 任务5.2.2 简易数字电压表的设计与制作 知识小结 思考与练习附录参考文献

<<数字逻辑电路测试与设计>>

章节摘录

4.图形编辑器中的符号 (Symb01) 类似于一般数字电路中的器件, 图形文件 (.gdf) 就是根据设计要求调用相应的符号并用连线将这些符号连接起来。

MAX+plus 系统中自带了非常丰富的符号库, 也称为系统库, 其中包括基本库 (prim)、宏功能库 (mf)、参数化宏功能库 (mega-lpm)、edif库 (与M{库相似)。

此外用户还可以根据需要在项目中建立用户库, 也可以通过选择盘符与路径选择其他项目中的用户库。

5.可编程逻辑器件内部与外部硬件的连接是在外部硬件设计时将外部与内部的连接线先连接到可编程逻辑器件的引脚上, 然后在内部设计时指定可编程逻辑器件并根据外部硬件连线锁定引脚实现的。

6.VHDL语言是可编程逻辑器件设计中常用的硬件描述语言之一, 一个完整的VHDL语言的设计程序由库 (LIBRARY)、程序包 (Package)、实体 (Entity)、结构体 (Architecture)、配置 (Configuration) 几个部分组成。

库中存放了编译过的包集合; 程序包中包含了常用的信号、数据类型、函数、过程的定义; 实体部分定义设计的输入输出接口; 结构体对设计的实体行为或结构进行描述; 配置为实体选定某个特定的结构体。

其中实体与结构体是VHDL语言程序中必不可少的。

7.在MAX+plus 中, VHDL语言程序是在文本编辑器中输入的, 文件的保存目录必须为不含中文路径的子目录, 文件名必须与实体名相同, 后缀名必须为VHD。

<<数字逻辑电路测试与设计>>

编辑推荐

理念的先进性：充分体现任务引领、实践导向的课程思想；项目的代表性：5个项目覆盖组合逻辑电路、时序逻辑电路、可编程逻辑器件（CPLD）应用、AD/DA基本原理及应用等知识；任务的操作性：40个任务由浅入深讲解小规模、中规模及大规模器件构成的数字集成电路的分析与设计方法；体例的科学性：用“读一读”、“做一做”和“想一想”把理论、实践和提高融为一体。

<<数字逻辑电路测试与设计>>

版权说明

本站所提供下载的PDF图书仅提供预览和简介，请支持正版图书。

更多资源请访问:<http://www.tushu007.com>