数字设计引论

出版时间：2010-4  出版社：高等教育出版社  作者：臧春华，沈嗣昌，蒋璇　编著  页数：495  字数：600000  

前言

　　本书第一版是教育部“高等教育面向21世纪教学内容和课程体系改革计划”的研究成果，是面向21世纪课程教材。该书凝结了作者们多年教学与教改的体会及科研成果，起点高，取材宽，前瞻性强。　　但第一版出版至今，已有九年。在此期间，数字技术又有了长足的发展，需要对其进行适当的修订。2006年本书又荣幸地被列为普通高等教育“十一五”国家级规划教材。在此背景下，为更好地反映本书所涉领域的新发展、新面貌，以满足读者多方面的需求，我们对本书进行了修订和增利、。　　修订工作主要是对第一版各章内容进行了适当的调整、精简与更新，具体有：　　1.紧扣教学基本要求，对各章的例题进行了细致的梳理，做出合理调整，去繁留精，并新增了一些难度适中的例题，使例题的编排更加循序渐进、难易结合。同时，在例题讲解上更注重深入浅出，以利读者自学，促进课程教学实效的提高。　　2.尽管数字技术发展迅速，但其理论和方法相对比较经典。因此，第二版基本保留了第一版第l～4章的架构，仅对其中部分内容进行了调整和更新。并且在夯实基础理论的前提下，进一步弱化手工设计方面的技巧性内容，为增加现代数字设计新内容留出空间。　　3.对第一版第5～8章内容进行了调整，将数字系统设计方法、硬件描述语言、仿真技术及应用等单列成一章“数字系统设计与仿真”，并对VHDL语言和仿真验证内容进行了较大的充实，以强化数字系统的设计方法、硬件描述语言、仿真与综合技术及可编程逻辑器件应用等当今数字技术的热点和本课程新的、重要的知识点。　　4.调整了全书的章节顺序。按数字技术基本理论（第1、2章）一单元电路分析与设计（第3～5章）一数字系统设计（第6章）-PLD原理与应用（第7章）一数字电路测试（第8章）一数模与模数转换（第9章）的次序安排全书内容，连贯性好，结构更为合理。　　5.第二版更加突出实用性。如在用J一K触发器设计同步时序电路部分，将原来的激励表法更换为次态方程变换法，删节了现今较少使用的以移位寄存器设计同步时序电路和控制单元的方法，增加了具体的仿真与PLD综合工具应用的内容。

内容概要

本书将讨论各种逻辑描述的工具、逻辑变换的基本原理和方法以及逻辑模块与元件的原理和应用。鉴于算法设计与电路结构的选择是最困难、最具创造性的工作，因此，本书将通过实例介绍多种电路结构，介绍算法设计的基本思路。考虑到在非逻辑约束确定之后，许多逻辑变换将可由设计自动化工具来完成，因此，本书对逻辑变换的内容作了适当的精简。

书籍目录

引论第1章 数制与编码  §1-1 数制    1.1.1 十进制和任意进制    1.1.2 二进制    1.1.3 二进制数的算术运算    1.1.4 十六进制和八进制  §1-2 二值编码    1.2.1 格雷码    1.2.2 带符号数的编码表示法    1.2.3 用反码和补码进行加/减运算    1.2.4 二一十进制码    1.2.5 ASCII码  §1-3 可靠性编码    1.3.1 奇偶校验码    1.3.2 Berger码    1.3.3 纠错码的基本概念  §1-4 应用实例  本章习题第2章 组合逻辑函数  §2-1 布尔代数    2.1.1 代入规则    2.1.2 反演规则    2.1.3 对偶规则  §2-2 逻辑函数和逻辑表达式    2.2.1 导出逻辑表达式与真值表    2.2.2 积之和表达式与最小项表达式    2.2.3 和之积表达式与最大项表达式  §2-3 逻辑图  §2-4 卡诺图及逻辑化简    2.4.1 真值表与卡诺图    2.4.2 表达式与卡诺图    2.4.3 由卡诺图写出最简表达式    2.4.4 未完全规定的逻辑函数的化简  §2-5 计算机辅助逻辑化简    2.5.1 逻辑函数的描述    2.5.2 蕴涵    2.5.3 一种启发式逻辑函数最小化算法    2.5.4 ESPRESSO算法  本章习题第3章 组合逻辑电路设计  §3-1 集成逻辑电路的电气特性    3.1.1 集成电路的主要电气指标    3.1.2 逻辑电路的输出结构    3.1.3 正、负逻辑极性    3.1.4 逻辑符号  §3-2 组合逻辑电路的门级实现  §3-3 常用组合逻辑模块及其应用    3.3.1 4位并行加法器    3.3.2 数值比较器    3.3.3 编码器    3.3.4 译码器    3.3.5 数据选择器  §3-4 基于功能分解的组合电路设计方法    3.4.1 功能分析和函数分解    3.4.2 改进原电路，实现逻辑功能    3.4.3 积木块化设计  §3-5 险象与竞争    3.5.1 不考虑延迟时的电路输出    3.5.2 逻辑险象及其消除    3.5.3 功能险象    3.5.4 输入信号的上升及下降时间引起的毛刺    3.5.5 动态险象  本章习题第4章 时序电路基础  §4-1 集成锁存器和触发器    4.1.1 S-R锁存器    4.1.2 时钟S-R锁存器    4.1.3 D触发器    4.1.4 J-K触发器    4.1.5 T与T'触发器    4.1.6 脉冲反馈型异步计数器  §4-2 同步时序电路    4.2.1 同步时序电路的结构和代数法描述    4.2.2 米里型电路的状态表(图)    4.2.3 莫尔型电路的状态表(图)    4.2.4 功能表描述    4.2.5 自启动    4.2.6 异步信号的处理  §4-3 集成计数器及其应用    4.3.1 集成计数器    4.3.2 任意模计数器    4.3.3 计数器的扩展    4.3.4 集成计数器应用举例  §4-4 集成移位寄存器及其应用    4.4.1 集成移位寄存器    4.4.2 移位型计数器    4.4.3 串-并变换器及并-串变换器    4.4.4 线性移位寄存器  §4-5 存储器    4.5.1 随机访问存储器    4.5.2 只读存储器    4.5.3 存储器扩展与地址译码  §4-6 异步时序电路分析    4.6.1 脉冲异步电路分析    4.6.2 电平异步电路分析  §4-7 应用实例    4.7.1 数码预置电路    4.7.2 键盘扫描电路    4.7.3 报警装置的密码控制电路  本章习题第5章 时序电路设计  §5-1 原始状态表的建立  §5-2 用触发器实现同步时序电路    5.2.1 状态化简    5.2.2 状态分配    5.2.3 导出激励方程和输出方程    5.2.4 设计举例    5.2.5 时钟偏移  §5-3 用MSI时序模块实现同步时序电路    5.3.1 用集成计数器设计同步时序电路    5.3.2 用多D触发器设计同步时序电路  §5-4 脉冲异步时序电路的设计  本章习题第6章 数字系统设计与仿真  §6-1 算法流程图及ASM图    6.1.1 算法流程图    6.1.2 算法设计    6.1.3 电路划分与逻辑框图    6.1.4 数据处理单元的设计    6.1.5 ASM图    6.1.6 控制单元的设计    6.1.7 设计举例  §6-2 硬件描述语言VHDL    6.2.1 设计实体    6.2.2 数据对象、类型及运算符    6.2.3 顺序语句    6.2.4 并行语句    6.2.5 程序包与设计库    6.2.6 应用实例  §6-3 数字系统的仿真验证    6.3.1 逻辑验证和逻辑模拟    6.3.2 逻辑仿真的工具及应用  本章习题第7章 可编程逻辑器件及其应用  §7-1 PLD的基本原理    7.1.1 PLD的基本组成    7.1.2 PLD的编程    7.1.3 阵列结构    7.1.4 PLD中阵列的表示方法  §7-2 简单可编程逻辑器件SPLD    7.2.1 可编程只读存储器PROM    7.2.2 可编程逻辑阵列PLA    7.2.3 可编程阵列逻辑PAL    7.2.4 通用阵列逻辑GAL    7.2.5 输出逻辑宏单元OLMC    7.2.6 OLMC的输出结构  §7-3 高密度可编程逻辑器件HDPLD    7.3.1 HDPLD概述    7.3.2 HDPLD组成    7.3.3 HDPLD的宏单元    7.3.4 HDPLD的输入/输出单元    7.3.5 HDPLD的可编程连线资源    7.3.6 ISP和ICR编程技术  §7-4 用PLD实现数字系统    7.4.1 常用PLD器件与开发工具    7.4.2 设计流程    7.4.3 设计实例  本章习题第8章 数字电路测试和可测试设计  §8-1 数字电路的故障检测    8.1.1 故障模型    8.1.2 用通路敏化法导出测试码    8.1.3 构成完全检测测试集    8.1.4 伪穷举测试和伪随机测试    8.1.5 同步时序电路的测试  §8-2 数字电路的可测试设计    8.2.1 可控制性和可观察性    8.2.2 改善电路可测试性的方法    8.2.3 扫描设计技术  §8-3 边界扫描设计    8.3.1 边界扫描芯片的结构    8.3.2 利用边界扫描设计进行板级故障检测  §8-4 内自测试    8.4.1 测试设备和内自测试组成    8.4.2 特征分析器    8.4.3 内建逻辑模块观察器  本章习题第9章 集成数模和模数转换器的原理与组成  §9-1 集成数模转换器    9.1.1 常用D/A转换技术    9.1.2 集成DAC的组成    9.1.3 DAC的主要技术参数    9.1.4 集成DAc芯片的选择    9.1.5 典型集成DAc应用举例  §9-2 集成模数转换器    9.2.1 A/D转换的一般过程    9.2.2 常用A/D转换技术    9.2.3 集成ADc的组成    9.2.4 ADc的主要技术参数    9.2.5 集成ADC芯片的选择    9.2.6 典型集成ADC应用举例  §9-3 ADC和DAC的应用实例--数据采集和控制系统    9.3.1 系统功能    9.3.2 系统方案    9.3.3 电路设计  本章习题参考书目汉英名词术语对照

章节摘录

　　布尔代数　数字电路进行信息处理的理论基础是布尔代数。英国数学家乔治·布尔（George Boole，1815年一1864年）在其著作《逻辑的数学分析》及《思维规律的研究》中首先提出了这种代数的基本概念和性质；此后美国数学家亨廷顿（E.V.Huntinton）等又提出了多种公理体系，严密地规定了布尔代数的运算规则。当时，布尔代数是用以研究逻辑学进而研究数理逻辑的，所以布尔代数也称为逻辑代数。　　数理逻辑把符合排中律的陈述句叫做命题。‘张三是男性’，这是一句陈述句，且这一陈述只有正确和错误两种结果。如果张三确为男性，则命题成立，称为逻辑真，记作‘真’；反之，则命题不成立，称为逻辑假，记作‘假’，二者必居其一。这就是排中律。　　‘月亮环绕地球旋转’是一命题，且恒为真，称为真命题。‘月亮比地球大’也是一个命题，且恒为假，称为假命题。‘张三是男性’这一命题可能真也可能假。数理逻辑根据命题的这一特性，把它称为逻辑量，以量的概念来表示命题的真伪。为便于运算，常用1表示‘真’，O表示‘假’；或用l表示‘假’，0表示‘真’。若采用前一种约定，且命题a成立，则逻辑变量a=1；反之a=O。真命题和假命题依次是恒为1或O的逻辑常量。　　布尔代数定义了与（记作·）、或（记作+）和非（记作一）三种基本的逻辑运算，它们的运算规则依次用表0-1（a）、（b）和（c）来表示，表中x、y，和z都是逻辑变量。