

<<微型计算机组成原理>>

图书基本信息

书名：<<微型计算机组成原理>>

13位ISBN编号：9787040264005

10位ISBN编号：7040264005

出版时间：2009-5

出版时间：陆志才 高等教育出版社 (2009-06出版)

作者：陆志才

页数：482

版权说明：本站所提供下载的PDF图书仅提供预览和简介，请支持正版图书。

更多资源请访问：<http://www.tushu007.com>

<<微型计算机组成原理>>

前言

本书自第1版出版以来，已有数年，其间微型计算机组成领域又推出了许多新技术，计算机体系结构也有所变化。

为了使教材尽量跟上计算机制造技术的发展，决定对原书进行修订。

本次修订涉及6章。

第三章增加了对新型存储器DDR2 / DDR3的介绍。

第八章增加了对微处理器新技术（超线程、多核结构）以及新型处理器（Core2Duo）的介绍。

改写了Pentium4和Xeon微处理器的介绍。

AMD微处理器简介中也纳入了最新成果。

第九章大幅精简AGP一节，仅从了解历史的角度对其做简单介绍；增加了对新一代主流总线PCIExpress的介绍；对PCI总线部分做了少量扩充（涉及编者所做的实际工作，帮助理解总线协议），同时精简了部分原有内容。

第十章大幅精简SCSI总线的内容，略去一些技术细节，USB总线部分将协议芯片简介改成V2.0的。

第十一章增加了对支持PCIExpress的芯片组、采用该芯片组的微型计算机的体系结构的介绍，内存条、主板部分均按照最新主流结构进行介绍，删除了3GIO的内容（其正式版本PCIExpress的内容移至第九章），增加了服务器体系结构举例。

<<微型计算机组成原理>>

内容概要

《微型计算机组成原理（第2版）》从微型计算机组成原理必备的基础知识讲起，系统地介绍16位和包括超线程、多核处理器、DDR2 / DDR3、PCIExpress在内的现代32位微型计算机的组成原理、体系结构及基本接口技术。

主要内容涉及微型计算机组成基础、各种档次的微处理器的结构、各种类型的半导体存储器、输入输出接口、可编程接口芯片、传统和现代的控制逻辑、面向现代微型计算机的总线技术以及微型计算机体系结构的发展变化等。

《微型计算机组成原理（第2版）》在保持第1版特色（基础部分简要，讲解通俗易懂；突出现代微型计算机的组成；大部分程序示例采用高级语言编写；内容的选择、深度及顺序安排经过精心设计）的基础上，纳入微型计算机组成方面的最新技术和最新结构。

《微型计算机组成原理（第2版）》可作为高等院校计算机科学与技术及相关专业本科的“微型计算机组成原理”课程教材，亦可作为从事研发、生产、教学和应用开发的广大科技工作者的参考书。

<<微型计算机组成原理>>

作者简介

陆志才，男，1946年生人，南开大学信息技术科学学院计算机系教授。

从事计算机工作已有40年，起初参与计算机制造，并进行了大量设计。

1980年初走上教学岗位。

经过长期的教学实践以及持之以恒的学习，对计算机组成原理、微机组成原理以及相关课程，如脉冲数字电路、计算机网络、操作系统、计算机测控技术、接口技术、程序设计（汇编语言和c等高级语言）等，有较为深入的理解，并随着计算机的发展，不断更新相关知识。

所讲各课程受到历届学生普遍好评。

计算机原理课程（以微型计算机为主要讲解对象）在2000年被评为校级优秀课程，2004年被评为校级精品课程。

2001年获南开大学教学改革创新奖。

高度重视实验教学，先后成功研制了用于高档微型计算机的ISA总线实验装置，基于PCI总线、硬件描述语言和FPGA的新一代微机原理与接口实验系统（面向计算机专业以及面向软件类专业两种）。

主要研究方向为计算机体系结构、接口技术、软/硬件协同开发、计算机测控技术，负责或参与科研项目10多项，发表学术论文26篇。

<<微型计算机组成原理>>

书籍目录

第一章 微型计算机组成基础 1.1 计算机中数据的表示 1.1.1 计算机中数的进位制 1.1.2 字符编码 1.1.3 带符号数的表示 1.1.4 溢出 1.1.5 定点数与浮点数 1.2 计算机的组成与运行原理 1.2.1 体系结构 1.2.2 运算器的组成 1.2.3 控制器的组成 1.2.4 内存储器的组成 1.2.5 主机的运行原理 1.3 微型计算机的基本结构 1.3.1 微处理器的概念 1.3.2 总线的基本概念 1.3.3 微型计算机的基本结构 1.4 微型计算机的基本数据类型 1.5 堆栈 1.5.1 堆栈的引进和定义 1.5.2 堆栈的操作习题

第二章 8086系统结构 2.1 8086微处理器的结构 2.1.1 8086微处理器的功能结构与指令流水线 2.1.2 8086微处理器的存储器分段结构 2.1.3 8086的寄存器结构 2.2 8086的总线周期 2.2.1 8086的时序 2.2.2 8086的存储器读周期 2.2.3 8086的I/O读周期 2.2.4 8086的存储器写周期 2.2.5 8086的I/O写周期 2.2.6 在总线周期中插入等待时钟 2.2.7 空闲时钟周期 2.3 8086系统总线的形成 2.3.1 8086引脚功能 2.3.2 最小模式下系统总线的形成 2.3.3 最大模式下系统总线的形成 2.4 8088简介习题

第三章 半导体存储器 3.1 半导体存储器概述 3.1.1 半导体存储器的分类 3.1.2 半导体存储芯片的一般结构 3.1.3 半导体存储器芯片的主要技术指标 3.2 静态随机存取存储器 3.2.1 六管静态基本单元电路 3.2.2 静态RAM芯片举例 3.3 动态随机存取存储器 3.3.1 单管动态基本单元电路 3.3.2 动态RAM的电路结构 3.3.3 动态RAM芯片举例 3.3.4 再谈动态RAM的刷新 3.4 只读存储器 3.4.1 掩模型ROM 3.4.2 PROM 3.4.3 EPROM 3.4.4 EEPROM 3.4.5 闪速存储器 3.5 半导体存储器与CPU的连接及简单存储器子系统的设计 3.5.1 半导体存储器与CPU的连接 3.5.2 简单存储器子系统的设计 3.5.3 动态RAM与CPU的连接 3.6 8086的存储器组织简介 3.7. 高速缓冲存储器 3.7.1 Cache的工作原理 3.7.2 主存与Cache的地址映像 3.7.3 替换算法 3.7.4 Pentium微型计算机Cache结构简介 3.8 层出不穷的半导体存储器新技术 3.8.1 静态RAM 3.8.2 动态RAM 3.8.3 专用的半导体存储器习题

第四章 输入输出接口 4.1 I/O接口概述 4.1.1 I/O接口的主要功能 4.1.2 I/O接口的集成化程度 4.1.3 I/O接口的典型结构 4.2 I/O端口的编址方式 4.2.1 存储器统一编址 4.2.2 I/O独立编址 4.3 I/O指令及高级语言程序对I/O端口的访问 4.3.1 I/O指令 4.3.2 高级语言程序对I/O端口的访问 4.4 输入输出传送方式 4.4.1 无条件传送方式 4.4.2 查询传送方式 4.4.3 中断传送方式 4.4.4 DMA传送方式 4.4.5 I/O处理机方式 4.5 简单输入输出接口的设计 4.5.1 CPU或系统总线的I/O接口信号 4.5.2 端口地址安排 4.5.3 端口地址译码 4.5.4 基地址可变 4.5.5 端口的设计 4.5.6 接口电路设计举例习题

第五章 中断系统 5.1 中断的基本概念 5.1.1 中断 5.1.2 中断系统 5.1.3 中断源 5.1.4 中断的基本过程 5.1.5 中断优先级 5.1.6 多重中断(中断嵌套) 5.1.7 中断屏蔽 5.1.8 可屏蔽中断、不可屏蔽中断、中断允许标志位 5.2 中断管理 5.2.1 CPU响应中断的条件 5.2.2 中断响应 5.2.3 中断源识别 5.2.4 中断判优 5.3 可编程中断控制器8259A 5.3.1 8259A的内部结构及引脚信号 5.3.2 8259A的工作方式 5.3.3 8259A的初始化命令字 5.3.4 8259A的初始化编程 5.3.5 8259A的操作命令字 5.4 PC/AT型微机的中断系统 5.4.1 中断向量与中断向量表 5.4.2 中断源及外部可屏蔽中断的控制逻辑 5.4.3 中断处理过程 5.4.4 自编中断服务程序举例习题

第六章 可编程接口芯片 6.1 可编程并行输入输出接口8255A 6.1.1 8255A的结构 6.1.2 8255A的工作方式概述 6.1.3 8255A的控制字 6.1.4 8255A三种工作方式的功能说明 6.1.5 从端口C中读状态字 6.1.6 8255A应用举例 6.2 可编程间隔定时器8253/8254 6.2.1 8253的基本功能和结构 6.2.2 8253的控制字及初始化 6.2.3 8253的工作方式 6.2.4 间隔定时器8254 6.2.5 8253/8254的应用 6.3 DMA控制器8237A 6.3.1 8237A的工作周期 6.3.2 8237A的引脚 6.3.3 8237A的工作模式 6.3.4 8237A的传送类型 6.3.5 8237A的寄存器组 6.3.6 8237A的软件命令 6.3.7 8237A的编程 6.3.8 8237A的应用习题

第七章 80386系统结构 7.1 80386微处理器结构 7.1.1 80386微处理器的特点和工作模式 7.1.2 逻辑部件 7.1.3 内部寄存器 7.1.4 数据类型 7.1.5 引脚信号及其功能 7.2 80386的总线周期 7.2.1 总线周期的分类 7.2.2 非地址流水线读/写周期 7.2.3 地址流水线读/写周期 7.3 80386的一些内部机制 7.3.1 存储器管理功能 7.3.2 描述符 7.3.3 多任务机制 7.3.4 保护功能 7.3.5 保护模式下的中断 7.4 80386系统的构成 7.4.1 系统组成 7.4.2 存储器结构 7.4.3 输入输出结构 7.4.4 基本的存储器结构习题

第八章 高档微处理器 8.1 高档微处理器中的新技术 8.1.1 RISC技术 8.1.2 CPU内部设置Cache 8.1.3 采用双独立总线体系结构 8.1.4 增

<<微型计算机组成原理>>

加指令流水线条数8.1.5 分支指令预测技术8.1.6 超顺序执行技术8.1.7 采用深度指令流水线结构8.1.8 MMX技术与3DNOW!技术8.1.9 超线程技术8.1.10 多核处理器结构8.2 从80486到Core2Duo及Xeon8.2.1 80486 8.2.2 Pentium 8.2.3 Pentium Pro 8.2.4 MMXPentium 8.2.5 Pentium 8.2.6 Pentium 8.2.7 Pentium 4 8.2.8 Core2Duo 8.2.9 Xeon 8.3 AMD公司微处理器简介习题八第九章 总线技术 ——内部总线第十章 总线技术 ——设备总线第十一章 微型计算机系统的硬件组成第十二章 串行通信附录参考文献

<<微型计算机组成原理>>

章节摘录

插图：1.3.2总线的基本概念总线是传送信息的公共通道。

总线技术早已被采用，因为使用总线可以减少连线的数量。

例如，有 n 个站点彼此需要交换信息，若两两连线则需要 $n(n-1)/2$ 根线（这里假定交换的信息的宽度为一位），而采用总线技术，仅需一根线就把所有站点都连接起来，分时利用这条公共通道传送信息。

总线技术在微型计算机中应用得更为广泛。

总线在物理上是由传输线和三态器件（三态门）构成的。

所谓三态器件，是指它的输出，除了高电平或低电平外，还有第三种状态，即输出端和输入端之间呈现高阻抗。

采用三态器件可使连接在（或者说挂接在）总线上的信息源在不发送信息时，和总线呈高阻态，即和总线是“脱开”的，从而保证总线上的信息能够正确传输。

需要指出的是，当采用并行传送方式时，一根总线在一个时刻只能传送一位二进制信息，若要同时传送 n 位信息，则需要 n 根总线。

当然，至少还需要一根线以提供这些信息所对应的公共电位，通常是地电位。

也就是说，总线中应包括地线。

按信息传送的方向来划分，总线可分为单向总线和双向总线；按传送信息的类型来划分，总线可分为三种：数据总线（传送数据）、地址总线（传送地址）和控制总线（传送控制信号）；按总线所处的物理位置来划分，总线可分成四种：芯片内部总线、模板内部总线（在模板上的各芯片或其他组件之间传输信息）、机器内部总线（本机内各模板之间传输信息）和外部总线（计算机与计算机之间或计算机与外围设备之间传输信息）。

<<微型计算机组成原理>>

编辑推荐

《微型计算机组成原理(第2版)》：本教材是对计算机硬件教学的一项改革，将传统的“计算机组成原理”和“微机原理与接口技术”有机地结合起来，并且真正做到面向现代微型计算机，适用于计算机科学与技术专业以及自动化、通信工程、电子工程、软件工程等专业。

《微型计算机组成原理(第2版)》保持了第1版的特色，基础部分简要，讲解通俗易懂；突出现代微型计算机的组成；大部分程序示例采用高级语言编写；内容的选择、深度及顺序安排均经过精心设计。加强实践环节，以案例为先行和归宿。

《微型计算机组成原理(第2版)》在第1版的基础上进行修订，纳入微型计算机组成方面的最新技术和最新结构。

《微型计算机组成原理(第2版)》的多媒体教学课件兼顾教师、学生的需要，各章节内容均由编者亲自制作，将多年教学经验融入其中。

<<微型计算机组成原理>>

版权说明

本站所提供下载的PDF图书仅提供预览和简介，请支持正版图书。

更多资源请访问:<http://www.tushu007.com>