数字逻辑与计算机设计基础

出版时间：2003-1  出版社：高等教育  作者：刘真 等编  页数：210  
Tag标签：无  

前言

　　硬件设计课程由于设备、师资、学时等诸多因素所限，在许多大学计算机系的课程中处于相对次要的地位。同时，由于软件产业的发展创造了更多的就业机会，而软件开发对于硬件知识的依赖较少，因此学生们对软件的兴趣正在增加，而忽视了硬件设计的实践环节。但是，作为专业的计算机工作者和高级软件开发人员，如果不能很好地理解计算机的结构和工作原理，对于许多问题，包括软件设计方面的问题，就不可能找到最优的系统解决方案。　　在硬件课程教学实践中，由于学生们很少有机会接触具体的工程问题和实.际设备，同时由于各课程过分强调技术的细节，而忽视了相互之间的关系，学生们往往“只见树木不见森林”。本书编写的出发点正是为了弥补这些不足。　　本书以一个计算机硬件系统的设计为主线，先介绍数字电路设计的基本知识，然后使用这些知识和计算机结构的基本知识设计一个简单的计算机，最后利用已有的芯片设计完成一个较完整的计算机硬件系统。为了使这条主线清晰，我们尽量略去了不必要的知识和内容，必备知识也尽可能用通俗、简单的方式叙述，而新兴的可编程逻辑器件技术和硬件描述语言由于篇幅所限没有介绍，对于想深入了解相关知识的读者，请参考有关的书籍。　　原教育部副部长吕福源同志（现任国家商务部部长）提出了编写本书的设想，教育部高等教育司张尧学司长亲自主持了本书的编写组织工作，并在百忙之中仔细审阅了全部书稿，提出了许多指导性的修改意见，使本书得以进一步完善。北京邮电大学白中英先生也仔细审阅了全稿，并提出了许多宝贵意见，在此表示衷心的感谢。　　本书针对软件学院学生的特点和要求，同时考虑到其他相关专业的教学需求组织编写。本书内容涉及数字逻辑、计算机原理、微机原理等三方面的知识，编者力图将它们有机地结合在一起，以期达到融汇贯通、深入浅出的目的。但限于编者水平，虽尽力而为，几经修改，仍与当初的设想和期望差距很大。鉴于时间所限，只好仓促付梓。不足之处，请读者批评指正。

内容概要

　　《数字逻辑与计算机设计基础》以一个计算机硬件系统的设计为主线，先介绍数字电路设计的基本知识，然后使用这些知识和计算机结构的基本知识设计一个简单的计算机，最后利用已有的芯片设计完成一个较完整的计算机硬件系统。全书共9章，分别为：数制及编码、组合逻辑电路、时序逻辑电路、计算机设计引论、总线、存储器、简易计算机设计、基于微处理器的计算机设计、接口与通信等，并用附录的形式介绍了8086微机原理及接口实验系统和8086指令系统的内容。《数字逻辑与计算机设计基础》包含了数字逻辑、计算机原理和微机原理等三门课程的必备知识，并有机地结合在一起，适合计算机软件专业、非计算机专业的本科生和各类专科生作为教材或自学教材使用。

书籍目录

第一章 数制及编码1.1 进位计数制与数制转换1.1.1 二进制1.1.2 八进制1.1.3 十六进制1.1.4 二进制与八进制、十六进制之间的转换1.1.5 二进制数与十进制数之间的转换1.2 编码1.2.1 十进制数的二进制编码1.2.2 带符号的二进制数的编码1.2.3 带小数点的数的编码1.2.4 字符编码习题第二章 组合逻辑电路2.1 逻辑代数2.1.1 逻辑代数的基本运算2.1.2 逻辑代数的基本公式和运算规则2.1.3 布尔函数的化简与实现2.2 典型的组合电路2.2.1 译码器2.2.2 多路开关（多路选择器）2.2.3 加法器2.2.4 带有快速进位生成的加法器2.2.5 乘法器2.3 组合电路的竞争与冒险2.3.1 竞争与冒险的产生2.3.2 竞争与冒险的识别2.3.3 竞争与冒险的消除习题第三章 时序逻辑电路3.1 锁存器与触发器3.1.1 基本R-S触发器的电路结构与动作特点3.1.2 同步R-S触发器3.1.3 J－K触发器3.1.4 D触发器3.1.5 T触发器3.2 时序机（状态机）3.2.1 同步时序电路的结构3.2.2 激励表、状态表及状态图3.3 同步时序逻辑电路3.3.1 同步时序逻辑电路分析3.3.2 同步时序电路的设计3.4 典型的同步时序电路3.4.1 移位寄存器3.4.2 计数器3.4.3 节拍信号发生器习题第四章 计算机设计引论4.1 存储程序控制原理4.2 计算机硬件系统组成4.3 简易计算机设计总体构想习题第五章 总线5.1 总线的概念5.2 总线的组成5.2.1 总线通道5.2.2 总线上的设备5.2.3 总线控制器5.3 集电极开路总线和三态门总线5.3.1 集电极开路与非门（OC门）5.3.2 三态门电路5.4 常用总线简介习题第六章 存储器6.1 概述6.1.1 存储器的分类6.1.2 存储器的层次结构6.2 半导体RAM位元电路6.2.1 静态RAM位元电路6.2.2 动态RAM位元电路6.3 主存储器结构与工作原理6.4 只读存储器结构与布尔函数的实现习题第七章 简易计算机设计7.1 指令系统设计7.1.1 指令系统设计的基本原则7.1.2 指令格式7.1.3 指令类型和基本指令的设计7.2 运算器设计7.2.1 运算器设计7.2.2 乘法和除法运算7.3 控制器设计7.3.1 硬件逻辑结构总体设计7.3.2 指令时序的控制方式7.3.3 指令周期和时标系统7.3.4 指令周期和时钟周期的确定7.3.5 确定微操作时间表与微操作命令逻辑表达式习题第八章基于微处理器的计算机设计8.1 引言8.2 Intel8086微处理器8.2.1 8086／8088微处理器结构8.2.2 8086微处理器的总线周期8.2.3 8086的引脚与功能8.2.4 8086的存储器及I／O组织8.3 8086最小系统组成与总线周期波形习题第九章接口与通信9.1 接口的基本概念及基本技术9.1.1 接口的概念9.1.2 接口信息9.1.3 输入／输出传送方式9.1.4 可编程定时器／计数器芯片82539.1.5 可编程并行输入／输出接口芯片8255A9.2 串行通信9.2.1 异步通信方式ASYNC9.2.2 同步通信方式9.2.3 异步通信的标准接口9.2.4 可编程异步通信接口82509.3 中断技术与DMA技术9.3.1 中断的基本原理与8259A中断控制器9.3.2 DMA技术与8237DMA控制器习题附录附录一 8086微机原理及接口实验系统附录二 8086指令系统参考文献

章节摘录

　　1.中断的基本原理　　（1）中断过程　　与CPU的查询传送方式相反，中断方式是CPU被动地等待外设请求服务的一种方式。当外设准备好向CPU传送数据或已准备就绪请求接收CPU的数据，或者有某些紧急情况需要CPU处理时，外设向CPU发出中断请求，CPU接收到中断请求，在一定条件下，暂时停止执行当前的主程序，转到中断服务程序为外设服务；服务结束后返回并继续执行主程序。一个中断过程分为三个阶段：中断请求，中断响应和中断处理。　　（2）中断优先权　　实际的系统中常常有多个中断源，而中断申请引脚往往只有一条中断请求线，现在多个中断源同时请求时，CPU要能辨别优先权最高的中断源并响应之，常用的优先权识别分析主要是两种，一是用软件查询分析方法确定中断优先权；二是采用硬件优先权排队电路。　　2.8259A中断控制器　　8259A是一种可编程中断控制器，能管理8级向量优先权中断，也即能管理8个中断请求，安排它们的优先顺序，在中断响应时发出相应的中断类型码（中断矢量），在不增加其他电路的情况下，可用多片（最多9片）8259A级联构成最多64级的向量优先权中断系统。