

<<现代VLSI设计>>

图书基本信息

书名：<<现代VLSI设计>>

13位ISBN编号：9787030116260

10位ISBN编号：7030116267

出版时间：2004-2

出版时间：科学出版社

作者：韦恩·沃尔夫

页数：473

字数：579000

译者：张欣

版权说明：本站所提供下载的PDF图书仅提供预览和简介，请支持正版图书。

更多资源请访问：<http://www.tushu007.com>

<<现代VLSI设计>>

内容概要

本书是一本介绍现代VLSI芯片设计过程的书籍。

书中全面地论述了VLSI芯片设计的有关问题，反映了目前系统芯片（SoC）的最新进展，并介绍了系统芯片的设计方法学。

全书共分10章。

内容包括：晶体管的版图设计，组合逻辑和时序逻辑的门级电路设计，子电路系统及其芯片的版图布局、布线技术，芯片的体系结构和低功耗设计，以及CAD算法及可测性设计等。

每章末尾均附有难度不同的习题。

附录中还提供了丰富而实用的词汇表。

本书可作为高校电子工程、计算机科学与工程、微电子半导体等专业的高年级本科生和研究生的教材或教学参考书，同时，也非常适合作为从事芯片设计的工程师以及从事该领域的研究和开发的工程技术人员参考书。

<<现代VLSI设计>>

书籍目录

译者的话 第三版前言 第二版前言 第一版前言 第1章 数字系统和VLSI 1.1 为什么要进行集成电路设计
1.2 IC制造 1.3 COMS工艺 1.4 IC设计技术 1.5 发展趋势 1.6 小结 1.7 文献介绍 习题第2章
晶体管和版图 2.1 引言 2.2 制造工艺 2.3 晶体管 2.4 导线和通孔 2.5 设计规则 2.6 版图设计
和工具 2.7 文献介绍 习题第3章 逻辑门 3.1 引言 3.2 组合逻辑函数 3.3 静态互补逻辑门 3.4
开关逻辑 3.5 交替的门电路 3.6 低功耗逻辑门电路 3.7 电阻性互连线的时延 3.8 感性互连线的延
时 3.9 文献介绍 习题第4章 组合逻辑网络 4.1 引言 4.2 基于标准单元的版图 4.3 模拟 4.4 组
合网络的时延 4.5 逻辑和互连线的设计 4.6 功率优化 4.7 开关逻辑网络 4.8 组合逻辑的测试
4.9 文献介绍 习题第5章 时序机 5.1 引言 5.2 锁存器和触发器 5.3 时序系统和时钟规则 5.4
时序系统设计 5.5 功率优化 5.6 设计确认 5.7 时序测试 5.8 文献介绍 习题第6章 子电路系统设计
6.1 引言 6.2 子电路系统设计原理 6.3 组合移位器 6.4 加法器 6.5 算术逻辑单元 6.6 乘法器
6.7 高密度存储器 6.8 现场可编程门阵列 6.9 可编程逻辑阵列 6.10 文献介绍 习题第7章 版图
规划 7.1 引言 7.2 版图规划方法 7.3 芯片外的连接 7.4 文献介绍 习题第8章 体系结构设计
8.1 引言 8.2 硬件描述语言 8.3 寄存器传输级设计 8.4 高级综合 8.5 低功耗结构 8.6 系统芯
片和嵌入式CPU 8.7 体系结构的测试 8.8 文献介绍 习题第9章 芯片设计 9.1 引言 9.2 设计方法
9.3 Kitchen定时器芯片 9.4 微处理器数据通道 9.5 文献介绍 习题第10章 CAD系统和算法 10.1
引言 10.2 CAD系统 10.3 开关级模拟 10.4 版图综合 10.5 版图分析 10.6 时序分析和优化 10.7
逻辑综合 10.8 测试发生器 10.9 时序机的优化 10.10 调度和约束 10.11 软硬件协同设计 10.12
文献介绍 习题附录A 词汇表附录B 芯片设计工程 B.1 分类规划思想 B.2 工程建议和规范 B.3 设
计规划 B.4 设计检查点及文档附录C Kitchen定时器模型 C.1 用C语言描述的硬件模型参考文献

版权说明

本站所提供下载的PDF图书仅提供预览和简介，请支持正版图书。

更多资源请访问:<http://www.tushu007.com>