RTL設計スタイルガイド(Verilog-HDL編)第2版

出版时间：2006.7  出版社：STARC  作者：（株）半導体理工学研究センター  
Tag标签：无  

内容概要

RTL設計スタイルガイドは、RTLでのツールサポートなどにより設計生産性、品質向上を実現するために守るべき同期設計ルールやHDL記述スタイルのノウハウをまとめたガイドラインです. これらのルールは、日本の半導体ベンダおよび電子機器製造会社が社内で適用している論理回路設計ルールを一般化して、業界標準として制定したものです。現在、STARCクライアント各社では、設計現場での設計品質向上のために、また社内教育用として利用されています。
本設計スタイルガイドの構成
「第1章　基本設計制約」
「第2章　RTL記述テクニック」
「第3章　RTL設計手法」
「第4章　検証のテクニック」
付録
「A-5 Design Compilerによる論理合成」
(VerilogHDL編)
「A-6 EncounterRTLによる論理合成」
(VHDL編)
「A-6 BuildGatesによる論理合成」